緯亞電子 | SMT專業(yè)貼片加工為您提供最適合的解決方案 |
公司地址:昆山市周市鎮(zhèn)宋家港路259號
公司電話Tel:0512-50139595
電子郵件Email: steven@pcbvia.com
高速PCB設(shè)計(jì)是一個(gè)相對復(fù)雜的過程,由于高速PCB設(shè)計(jì)中需要充分考慮信號、阻抗、傳輸線等眾多技術(shù)要素,常常成為PCB設(shè)計(jì)初學(xué)者的一大難點(diǎn),本文提供的幾個(gè)關(guān)于高速PCB設(shè)計(jì)的基本概念及技術(shù)要點(diǎn)將為初學(xué)者提供一些技術(shù)參考。
1、什么是高速電路
通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ,而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量(比如說1/3),就稱為高速電路。
實(shí)際上,信號邊沿的諧波頻率比信號本身的頻率高,是信號快速變化的上升沿與下降沿(或稱信號的跳變)引發(fā)了信號傳輸?shù)姆穷A(yù)期結(jié)果。因此,通常約定如果線傳播延時(shí)大于1/2數(shù)字信號驅(qū)動(dòng)端的上升時(shí)間,則認(rèn)為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng)。
信號的傳遞發(fā)生在信號狀態(tài)改變的瞬間,如上升或下降時(shí)間。信號從驅(qū)動(dòng)端到接收端經(jīng)過一段固定的時(shí)間,如果傳輸時(shí)間小于1/2的上升或下降時(shí)間,那么來自接收端的反射信號將在信號改變狀態(tài)之前到達(dá)驅(qū)動(dòng)端。反之,反射信號將在信號改變狀態(tài)之后到達(dá)驅(qū)動(dòng)端。如果反射信號很強(qiáng),疊加的波形就有可能會(huì)改變邏輯狀態(tài)。
2、高速信號的確定
上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件,但是如何得知線延時(shí)是否大于1/2驅(qū)動(dòng)端的信號上升時(shí)間? 一般地,信號上升時(shí)間的典型值可通過器件手冊給出,而信號的傳播時(shí)間在PCB設(shè)計(jì)中由實(shí)際布線長度決定。下圖為信號上升時(shí)間和允許的布線長度(延時(shí))的對應(yīng)關(guān)系。
PCB 板上每單位英寸的延時(shí)為 0.167ns.。但是,如果過孔多,器件管腳多,網(wǎng)線上設(shè)置的約束多,延時(shí)將增大。通常高速邏輯器件的信號上升時(shí)間大約為0.2ns。如果板上有GaAs芯片,則大布線長度為7.62mm。
設(shè)Tr 為信號上升時(shí)間, Tpd 為信號線傳播延時(shí)。如果Tr≥4Tpd,信號落在安全區(qū)域。如果2Tpd≥Tr≥4Tpd,信號落在不確定區(qū)域。如果Tr≤2Tpd,信號落在問題區(qū)域。對于落在不確定區(qū)域及問題區(qū)域的信號,應(yīng)該使用高速布線方法。
來源:高速PCB設(shè)計(jì)工藝要點(diǎn)本文《高速PCB設(shè)計(jì)工藝要點(diǎn)》由昆山緯亞電子有限公司發(fā)布在分類[資料中心],未經(jīng)許可,嚴(yán)禁轉(zhuǎn)載發(fā)布。
上一篇:高速PCB設(shè)計(jì)中高速信號的走線規(guī)則
下一篇:秘籍寶典:結(jié)合實(shí)例分享高速PCB設(shè)計(jì)