圖1 在模擬和數(shù)字PCB設(shè)計中，旁路或去耦電容(0.1uF)應(yīng)盡量靠近器件放置。供電電源去耦電容(10uF)應(yīng)放置在電路板的電源線入口處。所有情況下，這些電容的引腳都應(yīng)較短

 

　　圖2 在此電路板上，使用不同的路線來布電源線和地線，由于這種不恰當(dāng)?shù)呐浜希?a href=http://www.legendsbank.com.cn/pcb/ target=_blank class=infotextkey>電路板的電子元器件和線路受電磁干擾的可能性比較大

 

 

　　圖3 在此單面板中，到電路板上器件的電源線和地線彼此靠近。此電路板中電源線和地線的配合比圖2中恰當(dāng)。電路板中電子元器件和線路受電磁干擾(EMI)的可能性降低了679/12.8倍或約54倍

 

 

　　對于控制器和處理器這樣的數(shù)字器件，同樣需要去耦電容，但原因不同。這些電容的一個功能是用作“微型”電荷庫。在數(shù)字電路中，執(zhí)行門狀態(tài)的切換通常 需要很大的電流。由于開關(guān)時芯片上產(chǎn)生開關(guān)瞬態(tài)電流并流經(jīng)電路板，有額外的“備用”電荷是有利的。如果執(zhí)行開關(guān)動作時沒有足夠的電荷，會造成電源電壓發(fā)生 很大變化。電壓變化太大，會導(dǎo)致數(shù)字信號電平進(jìn)入不確定狀態(tài)，并很可能引起數(shù)字器件中的狀態(tài)機(jī)錯誤運(yùn)行。流經(jīng)電路板走線的開關(guān)電流將引起電壓發(fā)生變化，電 路板走線存在寄生電感，可采用如下公式計算電壓的變化：V = LdI/dt

 

　　其中，V = 電壓的變化;L = 電路板走線感抗;dI = 流經(jīng)走線的電流變化;dt =電流變化的時間。

 

　　因此，基于多種原因，在供電電源處或有源器件的電源引腳處施加旁路(或去耦)電容是較好的做法。

 

　　電源線和地線要布在一起

 

　　電源線和地線的位置良好配合，可以降低電磁干擾的可能性。如果電源線和地線配合不當(dāng)，會設(shè)計出系統(tǒng)環(huán)路，并很可能會產(chǎn)生噪聲。電源線和地線配合不當(dāng)?shù)腜CB設(shè)計示例如圖2所示。

 

　　此電路板上，設(shè)計出的環(huán)路面積為697cm2。采用圖3所示的方法，電路板上或電路板外的輻射噪聲在環(huán)路中感應(yīng)電壓的可能性可大為降低。

 

　　模擬和數(shù)字領(lǐng)域布線策略的不同之處

 

　　地平面是個難題

 

　　電路板布線的基本知識既適用于模擬電路，也適用于數(shù)字電路。一個基本的經(jīng)驗(yàn)準(zhǔn)則是使用不間斷的地平面，這一常識降低了數(shù)字電路中的dI/dt(電流 隨時間的變化)效應(yīng)，這一效應(yīng)會改變地的電勢并會使噪聲進(jìn)入模擬電路。數(shù)字和模擬電路的布線技巧基本相同，但有一點(diǎn)除外。對于模擬電路，還有另外一點(diǎn)需要 注意，就是要將數(shù)字信號線和地平面中的回路盡量遠(yuǎn)離模擬電路。這一點(diǎn)可以通過如下做法來實(shí)現(xiàn)：將模擬地平面單獨(dú)連接到系統(tǒng)地連接端，或者將模擬電路放置在 電路板的遠(yuǎn)端，也就是線路的末端。這樣做是為了保持信號路徑所受到的外部干擾小。對于數(shù)字電路就不需要這樣做，數(shù)字電路可容忍地平面上的大量噪聲，而 不會出現(xiàn)問題。

 

 

　　圖4 (左)將數(shù)字開關(guān)動作和模擬電路隔離，將電路的數(shù)字和模擬部分分開。 (右) 要盡可能將高頻和低頻分開，高頻元件要靠近電路板的接插件

 

 

　　圖5 在PCB上布兩條靠近的走線，很容易形成寄生電容。由于這種電容的存在，在一條走線上的快速電壓變化，可在另一條走線上產(chǎn)生電流信號

 

　　如果不注意走線的放置，PCB中的走線可能產(chǎn)生線路感抗和互感。這種寄生電感對于包含數(shù)字開關(guān)電路的電路運(yùn)行是非常有害的

 

　　元件的位置

 

　　如上所述，在每個PCB設(shè)計中，電路的噪聲部分和“安靜”部分(非噪聲部分)要分隔開。一般來說，數(shù)字電路“富含”噪聲，而且對噪聲不敏感(因?yàn)閿?shù) 字電路有較大的電壓噪聲容限);相反，模擬電路的電壓噪聲容限就小得多。兩者之中，模擬電路對開關(guān)噪聲為敏感。在混合信號系統(tǒng)的布線中，這兩種電路要分 隔開，如圖4所示。

 

　　PCB設(shè)計產(chǎn)生的寄生元件

 

　　PCB設(shè)計中很容易形成可能產(chǎn)生問題的兩種基本寄生元件：寄生電容和寄生電感。設(shè)計電路板時，放置兩條彼此靠近的走線就會產(chǎn)生寄生電容?？梢赃@樣 做：在不同的兩層，將一條走線放置在另一條走線的上方;或者在同一層，將一條走線放置在另一條走線的旁邊，如圖5所示。在這兩種走線配置中，一條走線上電 壓隨時間的變化(dV/dt)可能在另一條走線上產(chǎn)生電流。如果另一條走線是高阻抗的，電場產(chǎn)生的電流將轉(zhuǎn)化為電壓。

 

　　快速電壓瞬變常發(fā)生在模擬信號設(shè)計的數(shù)字側(cè)。如果發(fā)生快速電壓瞬變的走線靠近高阻抗模擬走線，這種誤差將嚴(yán)重影響模擬電路的精度。在這種環(huán)境中，模擬電路有兩個不利的方面：其噪聲容限比數(shù)字電路低得多;高阻抗走線比較常見。

 

　　采用下述兩種技術(shù)之一可以減少這種現(xiàn)象。常用的技術(shù)是根據(jù)電容的方程，改變走線之間的尺寸。要改變的有效尺寸是兩條走線之間的距離。應(yīng)該注意， 變量d在電容方程的分母中，d增加，容抗會降低。可改變的另一個變量是兩條走線的長度。在這種情況下，長度L降低，兩條走線之間的容抗也會降低。

 

　　另一種技術(shù)是在這兩條走線之間布地線。地線是低阻抗的，而且添加這樣的另外一條走線將削弱產(chǎn)生干擾的電場，如圖5所示。

 

　　電路板中寄生電感產(chǎn)生的原理與寄生電容形成的原理類似。也是布兩條走線，在不同的兩層，將一條走線放置在另一條走線的上方;或者在同一層，將一條走線放置在另一條的旁邊，如圖6所示。在這兩種走線配置中，一條走線上電流隨時間的變化(dI/dt)，由于這條走線的感抗，會在同一條走線上產(chǎn)生電壓;并 由于互感的存在，會在另一條走線上產(chǎn)生成比例的電流。如果在一條走線上的電壓變化足夠大，干擾可能會降低數(shù)字電路的電壓容限而產(chǎn)生誤差。并不只是在數(shù)字 電路中才會發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見，因?yàn)閿?shù)字電路中存在較大的瞬時開關(guān)電流。

 

　　為消除電磁干擾源的潛在噪聲，好將“安靜”的模擬線路和噪聲I/O端口分開。要設(shè)法實(shí)現(xiàn)低阻抗的電源和地網(wǎng)絡(luò)，應(yīng)盡量減小數(shù)字電路導(dǎo)線的感抗，盡量降低模擬電路的電容耦合。

 

　　結(jié)語

 

　　數(shù)字和模擬范圍確定后，謹(jǐn)慎地布線對獲得成功的PCB至關(guān)重要。布線策略通常作為經(jīng)驗(yàn)準(zhǔn)則向大家介紹，因?yàn)楹茈y在實(shí)驗(yàn)室環(huán)境中測試出產(chǎn)品的終成功與否。因此，盡管數(shù)字和模擬電路的布線策略存在相似之處，還是要認(rèn)識到并認(rèn)真對待其布線策略的差別。